LED 器件的散热路径中，导热胶泥（Thermal Interface Material, TIM）既提供机械粘结又主导热量从芯片-基板向散热器传递。在功率密度日益提高的 COB、CSP 结构中，胶泥厚度（Bond Line Thickness, BLT）成为决定结温 Tj 的关键变量之一。本文通过红外热像-电学法联合测试与三维瞬态有限元仿真，系统探讨了 BLT 从 20 µm 到 200 µm 变化时对 Tj 的影响规律，并揭示其物理本质。

一、实验设计 

1. 试样制备 

选用市售加成型硅油基、Al₂O₃ 填充（体积分数 60 %）导热胶泥，名义导热系数 3.0 W m⁻¹ K⁻¹。以 3 W 5050 白光 LED 为被测器件，铜基板-铝散热器结构。通过丝网印刷-垫片法控制 BLT 在 20、50、100、150、200 µm 五档，每组 10 只样品。 

2. 测试方案 

稳态法：在 25 °C 恒温箱内，LED 通以 700 mA 恒流，待热平衡后，采用红外热像仪读取芯片表面温度分布；同时利用正向电压法提取 Tj，两者相互校准。 

瞬态法：利用 T3ster 系统施加 350 mA→700 mA 阶跃电流，记录电压瞬变曲线，经结构函数分析提取胶泥层热阻 R_TIM。

二、仿真建模 

1. 几何与网格 

建立“芯片-金线-荧光层-胶泥-铜基板-散热器”全尺寸模型。胶泥层采用扫掠网格，最小单元厚度 2 µm，保证厚度方向 ≥8 层网格。 

2. 材料参数 

胶泥导热系数随厚度变化引入“界面接触热阻 R_c”修正： 

λ_eff = λ_bulk / (1 + λ_bulk·R_c / BLT) 

其中 R_c 通过实验标定为 1.2×10⁻⁴ m² K W⁻¹。 

3. 边界与求解 

芯片功耗 2.1 W，对流系数 10 W m⁻² K⁻¹（自然对流），辐射发射率 0.85。瞬态仿真时程 600 s，时间步长 0.1 s。

三、结果与讨论 

1. 稳态结温变化 

实验测得 Tj 随 BLT 增加呈近似线性上升： 

BLT = 20 µm → Tj = 62.5 °C 

BLT = 50 µm → Tj = 66.8 °C 

BLT = 100 µm → Tj = 73.1 °C 

BLT = 200 µm → Tj = 86.3 °C 

每增加 10 µm，Tj 上升约 1.2 °C。 

2. 热阻分解 

结构函数显示，当 BLT ≤50 µm 时，R_TIM 占总热阻 <15 %；当 BLT ≥150 µm，R_TIM 占比提高到 35 % 以上，成为瓶颈环节。 

3. 仿真与实验对比 

在 50 µm 与 150 µm 两点，仿真 Tj 与实测偏差 <2 °C，验证了 λ_eff 模型的可靠性。仿真进一步揭示厚度不均匀性（±10 µm）可导致局部 Tj 差异高达 4 °C，提示量产需重点控制胶量一致性。 

4. 物理机制 

BLT 增加一方面直接增厚低导热硅油基体，另一方面扩大胶泥-铜基板微观空隙，使 λ_eff 显著下降；同时芯片-基板的横向热扩散减弱，热量在芯片局部积聚，导致 Tj 急剧抬升。 

5. 临界厚度判据 

以结温不超过 85 °C 为限，本实验条件下最大允许 BLT 为 120 µm；若导热系数提升至 5 W m⁻¹ K⁻¹，该阈值可放宽至 180 µm。

四、优化建议 

1. 工艺端：采用 50 µm 钢网或刮刀限厚，辅以真空压合，确保胶层均匀且充分排气。 

2. 材料端：提高填充量至 70 % 或改用 AlN/ BN 高导热粉体，可将 λ_bulk 提升 50 % 以上，等效降低 Tj 5–7 °C。 

3. 设计端：对功率>5 W 的 CSP 芯片，推荐 BLT ≤30 µm，并结合微流道散热器提升对流系数至 50 W m⁻² K⁻¹。

结论 

导热胶泥厚度对 LED 结温的影响呈显著正相关；实验与仿真一致表明，BLT 每增加 10 µm，Tj 上升约 1.2 °C。通过工艺限厚、材料升级及散热结构协同优化，可将胶泥层热阻压缩至系统总热阻的 10 % 以内，为高功率 LED 的可靠性与寿命设计提供量化依据。